ザイリンクス（Xilinx, Inc.)は、柔軟性の高い適応型処理プラットフォームを開発する米国のテクノロジー企業である。
ザイリンクス
FPGA（Field-Programmable Gate Array）
SoC（Programmable System-on-Chip）
ACAP（Adaptive compute acceleration platform）を発明した。
ザイリンクスの製品は、データ センター、有線および無線通信、AI/ML、オートモーティブ、産業、民生、航空宇宙および防衛、放送および Pro-AV など、多くの産業および技術で使用されています。
1984 年に Ross Freeman、Bernard Vonderschmitt、James V Barnett II によって共同設立され、1989 年にナスダックに上場しました。
会社概要
ザイリンクスは 1984年にシリコン バレーで設立され、米国サンノゼに本社を置き、米国ロングモント、アイルランドのダブリン、シンガポール、インドのハイデラバード、中国の北京、中国の上海、オーストラリアのブリスベン、日本の東京にもオフィスを構えています。
同社の研究員である Bill Carter 氏によると、ザイリンクスという名前の選択は、シリコン Si の化学記号に由来しているとのことです。
各端の「X」は、プログラマブル ロジック ブロックを表します。
また、「linx」は、ロジックブロックを接続するプログラマブル・リンクを表しています。
ザイリンクスは、FPGA、複雑なプログラマブル ロジック デバイス(CPLD)、デザイン ツール、知的財産、およびリファレンス デザインを幅広く販売しています。
ザイリンクスの顧客はプログラマブル ロジック市場全体の半分強の51% を占めています。
アルテラ(現インテル) が市場の34% を占めており、ザイリンクスの最強の競合企業です。
この市場の他の主要プレーヤーは、Actel (現 Microsemi) およびラティス セミコンダクターです。
製品・サービス
同社は、集積回路 (IC)、ソフトウェア デザイン ツール、知的財産 (IP) コアとして提供される定義済みシステム機能、デザイン サービス、カスタマー トレーニング、フィールド エンジニアリング、テクニカル サポートなどのプログラマブル ロジック製品の設計、開発、販売を行っています。
ザイリンクスのFPGA は、 フランスとスイスの国境にあるCERN 欧州研究所のALICE (A Large Ion Collider Experiment) に使用され、 数千個の素粒子の軌道をマッピングして解析しています。
ザイリンクスはまた、 米国空軍研究所の宇宙車両部門と提携して、 宇宙放射線の有害な影響に耐えるFPGA を開発していますが、これは宇宙放射線に対する感度が市販の同等品の1,000 倍低いもので、 新しい衛星に搭載するためのものです。
ザイリンクス FPGA は、通常のエンベデッド OS (Linux や vxWorks など) を実行でき、プログラマブル ロジックにプロセッサ ペリフェラルを実装できます。
最大 2 つの IBM PowerPC コアを含む Virtex-II Pro、Virtex-4、Virtex-5、および Virtex-6 FPGA ファミリは、システムオンチップ (SoC) 設計者のニーズをターゲットとしています。
同社の IP コアには、シンプルな機能 (BCD エンコーダー、カウンターなど) 用の IP、ドメイン固有のコア (デジタル信号処理、FFT、FIR コア) から複雑なシステム (マルチギガビット ネットワーキング コア、MicroBlaze ソフト マイクロプロセッサー、小型 Picoblaze マイクロコントローラー) までがあります。
さらに有料でカスタム コアを作成することもできます。
ザイリンクスがエンジニアに提供している主なデザイン ツールキットは Vivado Design Suite で、共通のスケーラブルなデータ モデルと共通のデバッグ環境上に構築されたシステムから IC レベルのツールを備えた統合デザイン環境 (IDE) です。
Vivado には、C ベースのアルゴリズム IP を合成および検証する電子システム レベル (ESL) デザイン ツール、アルゴリズム IP と RTL IP の両方を再利用するための標準ベースのパッケージング、あらゆるタイプのシステム構築ブロックの標準ベースの IP スティッチングおよびシステム統合、ブロックとシステムの検証などが含まれています。
Vivado の無料版 WebPACK エディションでは、限定バージョンのデザイン環境を設計者に提供しています。
同社のエンベデッド デベロッパーズ キット (EDK) は、エンベデッド PowerPC 405 および 440 コア (Virtex-II Pro および一部の Virtex-4 および -5 チップ) と Microblaze コアをサポートしています。ザイリンクスの System Generator for DSP は、ザイリンクス FPGA に DSP デザインを実装します。
一部の非高性能チップでは、ISE WebPACK と呼ばれるフリーウェアのEDA ソフトウェアが使用されています。ザイリンクスは、ネイティブのLinux フリーウェア合成ツールチェインを配布している唯一のFPGA ベンダーです(2007年時点)。
ザイリンクスは、エンベデッド・システム設計者向けの新しい ARM Cortex-A9 ベースのプラットフォームのアーキテクチャを発表しました。
このプラットフォームにより、ソフトウェア開発者は、ARMテクノロジに基づく既存のシステムコードを活用し、膨大な市販のオープンソースや市販のソフトウェア・コンポーネント・ライブラリを利用することができます。
システムはリセット時に OS を起動するため、ARM の RealView 開発スイートや関連するサードパーティ ツール、Eclipse ベースの IDE、GNU、Xilinx Software Development Kit などのツールを使用して、使い慣れた開発環境やデバッグ環境でソフトウェア開発を迅速に開始できます。
Zynq-7000 SoC プラットフォームは、ARM マルチコア、プログラマブル ロジック ファブリック、DSP データ パス、メモリ、I/O 機能を、高密度でコンフィギュラブルな相互接続メッシュに組み込んでいます。
同社は、28nm の7 シリーズFPGA を発表した後、これらのFPGA 製品ラインの中で最も高密度な部品のいくつかを1 つのパッケージに複数のダイを使用して構築し、3D 構築およびスタック ダイ アセンブリー用に開発された技術を採用することを明らかにしました。
ザイリンクスの積層型シリコン インターコネクト (SSI) 技術は、パッシブ インターコネク トを搭載するシリコンの1 つのピースであるシリコン インターポーザ上に、複数 (3 つまたは4 つ) のアクティブFPGA のダイを並べて積み重ねます。
個々のFPGA ダイは従来型のもので、インターポーザ上にマイクロバンプでフリップチップ実装されています。インターポーザーでは、次のような機能を提供しています。
ザイリンクスは、28nm の7 シリーズFPGA を発表した後、これらのFPGA 製品ラインの中で最も高密度な部品のいくつかを1 つのパッケージに複数のダイを使用して構築し、3D 構築およびスタック ダイ アセンブリー用に開発された技術を採用することを明らかにしました。
ザイリンクスの積層型シリコン インターコネクト (SSI) 技術は、パッシブ インターコネク トを搭載するシリコンの1 つのピースであるシリコン インターポーザ上に、複数 (3 つまたは4 つ) のアクティブFPGA のダイを並べて積み重ねます。
個々のFPGA ダイは従来のもので、インターポーザ上にマイクロバンプでフリップチップ実装されています。
インターポーザーを使用することで、高速SERDES などのトランシーバー技術を必要とせず、FPGA ダイ間を直接インターコネクトできます。
これは、最大16個の28Gbit/s トランシーバーと72個の13.1Gbit/s トランシーバーを搭載した高帯域幅FPGA を組み合わせた業界初のヘテロジニアスFPGAで、Nx100G および400G ラインカードの主要なアプリケーションや機能に必要な消費電力とサイズを削減します。
同社は2011 年1 月にデザイン ツール企業のAutoESL Design Technologies を買収し、6 シリーズFPGA ファミリと7 シリーズFPGA ファミリにSystem C ハイレベル デザインを追加しました。
AutoESL ツールの追加により、FPGA のデザイン コ ミ ュ ニティが拡大し、C、C++、System C を使用したより高い抽象度での設計に慣れている設計者にも利用できるようになりました。
2012 年 4 月、ザイリンクスは Vivado Design Suite と呼ばれるプログラマブル システム用ツールセットの改訂版を発表しました。
この IP およびシステム中心のデザイン ソフトウェアは、新しい大容量デバイスをサポートし、プログラマブル ロジックおよび I/O のデザインを高速化します。
Vivado は、3D スタック シリコン インターコネクト テクノロジ、ARM プロセッシング システム、アナログ ミックスド シグナル (AMS)、および多くの半導体知的財産 (IP) コアを搭載したデバイスへのプログラマブル システムの統合とインプリメンテーションを高速化します。
2019年7月、同社は、ビデオストリーミング、クラウドゲーム、クラウドミックスリアリティサービス向けのFPGAアクセラレーションビデオエンコーダの開発者であるNGCodecを買収した。
NGCodecのビデオエンコーダには、H.264/AVC、H.265/HEVC、VP9、AV1のサポートがあり、将来的にはH.266/VVC、AV2のサポートが予定されている。
2020 年 5 月、 ザイリンクスはスイスのETH Zurich に初のアダプティブ コンピュート クラスター (XACC) を設置しました。
XACC は、ハイパフォーマンス コンピューティング (HPC) のためのアダプティブ コンピュート アクセラレーションの研究をサポートするためのインフラストラクチャと資金を提供します。
このクラスターには、ハイエンド サーバー、ザイリンクスの Alveo アクセラレーター カード、高速ネットワーキングが含まれています。カリフォルニア大学ロサンゼルス校 (UCLA)、イリノイ大学アーバナ・シャンペーン校 (UC)、シンガポール国立大学 (NUS) にも 3 つの XACC が設置される予定です。
製品のファミリーライン
ファミ リーを提供していましたが、2010 年以前は、 高性能なVirtex シリーズと大量生産用のSpartan シリーズの2 つの主要FPGA ファ ミ リ ーを提供していました。
ザイリンクスは、CoolRunner と9500 シリーズの2 つのCPLD ラインも提供しています。
2010年6月の28nm FPGA の導入に伴い、大量生産の Spartan ファミリを Kintex ファミリと低コストの Artix ファミリに置き換えました。
28nm デバイ ス では、 スタティック 消費電力が総消費電力の大部分を占め、 場合に よ っ ては大部分を占めることがあり ます。
ファミリは、 前世代のザイリンクスFPGA と比較して消費電力が50% 削減 さ れ、 ロジック 容量が最大2倍になると言われています。
消費電力、性能、容量、および価格の向上が約束 さ れています。
これらの新しいFPGA ファミリは、TSMC の28nm HKMG プ ロ セ ス を使用 し て製造 さ れています。
28nm シリーズ7 デバ イ ス は、 同社の40nm デバイスと 比べて50% の消費電力削減を特徴としており、最大200 万個の ロ ジ ッ ク セルの容量を提供しています 。
このファミリは、システム アーキテクトやエンベデッド ソフトウェア開発者向けの28nm FPGA にARM Cortex-A9 MPCore プロセッサ ベースの完全なシステムを統合したものです。
2013年12月、ザイリンクスはUltraScaleシリーズを発表した。ファミリを発表しました。
これらの新しい FPGAファミリは、TSMC の 20nm プレーン プロセスで製造されています。
同時に、TSMC の 16nm FinFET プロセスで Zynq UltraScale+ MPSoC と呼ばれる UltraScale SoC アーキテクチャを発表しました。