アルテラ・コーポレーション（Altera Corporation）は、カリフォルニア州サンノゼに本社を置くプログラマブル・ロジック・デバイス（PLD）のメーカー。2015年12月28日にインテルに買収された。
アルテラ・コーポレーション
画像出典：https://www.intel.com
アルテラの主な製品ラインは、Stratix、ミッドレンジのArriaと低価格のCycloneシリーズのシステムオンチップFPGA、MAXシリーズの複雑なプログラマブル・ロジック・デバイスと不揮発性FPGA、Intel Quartus Prime設計ソフトウェアEnpirion PowerSoC DC-DC電源ソリューションなど。
同社は1983年に、半導体のベテランであるロドニー・スミス、ロバート・ハートマン、ジェイムス・サンズバリー、ポール・ニューヘイゲンによって50万ドルのシードマネーで設立された。
会社名は、同社が作成したチップの種類である「Alterable」を使ったものである。1984年、同社はインテルと長期的な設計パートナーシップを結んだ。
1988年には、新規株式公開により株式公開会社となり、1994年にはインテルのPLD事業を5000万ドルで買収しました。
1990年代には、大手の半導体企業であるザイリンクスの競争相手となっていました。
Stratixシリーズ FPGA
Stratixシリーズ FPGAは
・最大110万個のロジックエレメント
・最大 28 Gbit/s の統合トランシーバ
・最大1.6Tbit/s のシリアル スイッチング機能
・最大1,840GMACの信号処理性能
・最大7x72DDR3メモリインターフェイス (800 MHz)
を備えた同社最大の高帯域幅デバイスでした。
2000年9月、アルテラはNorthwest Logicを買収し、完全なシステム・オン・チップ・ソリューションを提供するための設計サービスを拡大。
さらに2013年5月、OpenCL 用のSDK を提供し、ソフトウェア・プログラマーがプログラマブル・ロジック・デバイスの高性能機能にアクセスできるようにしました。
システムオンチップ FPGA
2012年12月からは、FDSOI（Fully Depleted Silicon on Insulator）チップ製造プロセスを用いたシステム・オン・ア・チップ FPGAデバイスを生産している。
これらのデバイスは、ARMアーキテクチャをベースとしたフルハードプロセッサシステムを搭載したFPGAを1つのデバイスに統合したものである。
PowerSoC
2013年5月、アルテラは組み込み型パワー・チップメーカーのエンピリオンを現金約1億4,000万ドルで買収し、ディスクリート同等品と比較して、より高い電力密度と低ノイズ性能を実現するパワー・システム・オン・ア・チップDC-DCコンバータを提供しました。
ディスクリート・コンポーネントから作られたコンバータとは異なり、エンピリオンのDC-DCコンバータは、納入時にシミュレーション、特性評価、検証を行い、製造認定を受けました。
特定用途向け集積回路（ASIC）
アルテラは、ハードコピーASICをベースにしたASICデザインフローを公開しました。
※ASIC…application specific integrated circuit、特定用途向け集積回路
これは、FPGAデザインを一度確定した後、変更不可能な形に移行するものです。
このデザインフローにより、セキュリティリスクと大量生産のコストが削減されました。
デザイン系のエンジニアは、StratixシリーズFPGAでデザインをプロトタイプ化し、大量生産の準備ができたら、これらのデザインをHardCopy ASICに移行することができました。
独自のデザインフローにより、ハードウェア/ソフトウェアの共同設計と共同検証が可能になりました。
このフローは、標準的なセル・ソリューションよりも平均して9～12ヶ月早くシステムを市場に送り出すことができるというベンチマークが行われました。
設計エンジニアは、単一のRTL、知的財産 (IP) コアのセット、および Quartus II デザイン・ソフトウェアを、FPGA と ASIC の両方の実装に使用することができました。
アルテラのハードコピー・デザイン・センターは、テスト挿入を管理しました。
2007年には、アルテラのNios II FPGA ソフト・プロセッサ・コアが、標準セル ASIC デザインで利用できるようになりました。
半導体の知的財産コア
アルテラとそのパートナーは、設計エンジニアがシステム設計に落とし込んで特定の機能を実行するためのビルディング・ブロックとして機能する半導体知的財産コアを提供しました。
※ビルディング・ブロック…機能や用途に応じて個別に提供されるサービス
IPコアを使用することで、設計の各ブロックを一から作成するという時間のかかる作業を省くことができます。
2000年、アルテラは IP コアのプロバイダであるDesignproを買収しました。
アルテラは、Nios II エンベデッド・プロセッサ、Freescale ColdFire v1 コア、ARM Cortex-M1 プロセッサにソフト・プロセッサ・コア、ARM Cortex-A9 プロセッサにハード IP プロセッサ・コアを提供しました。
デザインソフト
アルテラのすべてのデバイスは、共通の設計環境である Quartus II デザイン・ソフトウェアでサポートされていました。
Quartus II ソフトウェアには、サブスクリプション・ベースのエディションと無料のウェブベース・エディションがありました。
Quartus II ソフトウェアには、生産性を向上させるツールが含まれていました。
40nm technology
2008年5月、アルテラは初の40nmプログラマブル・ロジック・デバイスである Stratix IV FPGA と HardCopy IV ASIC を発表。
両デバイスは、トランシーバ・オプションを内蔵しています。
2009年2月には、40G/100G アプリケーション向けに 11.3Gbit/sトランシーバーを搭載した Stratix IV GT FPGAと、電力やコストに敏感なアプリケーション向けに3.75Gbit/s トランシーバーを搭載した Arria II GX FPGA を発表しました。
アルテラのデバイスは、193nm の液浸リソグラフィなどの技術や、極低誘電体や歪シリコンなどの技術を使用して製造されました。
28nm technology
2010年4月、アルテラはFPGA業界でザイリンクスの「Kintex-7 FPGA」に続く28nmデバイス「Stratix V FPGA」を発表しました。
このデバイス・ファミリーは
・100万個以上のロジック・エレメント
・最大53Mbのエンベデッド・メモリ
・最大7×72 DDR3 DIMM (800 MHz)
・1.6Gbit/s LVDS 性能
・最大3,680個の可変精度 DSPブロック
を備えています。
2011年8月、アルテラは28 ギガビット/秒トランシーバを搭載した「28nm Stratix V GT デバイス」の出荷を開始しました。
エンベデッド・ハードコピー・ブロックは、標準的なアプリケーションやロジック集約型のアプリケーションのハード化を実現し、統合性を高め、コストや消費電力のペナルティなしに2倍の密度を実現します。
アルテラは、部分的な再構成のためのユーザーフレンドリーな方法を開発したので、コア機能を簡単にオンザフライで変更することができます。
デザインが量産可能になれば、HardCopy V ASICへのパスも用意されています。
アルテラの28nm FPGAは、必要な電力をチャネルあたり200mWに削減することを目指していました 。
2004年、同社はシノプシスとHardCopy Structured ASICの共同開発を開始しました。
2012年12月、同社は最初の28nmのCyclone V SoCデバイスの出荷を発表。
このSoCデバイスは、デュアルコアARMアーキテクチャのCortex-A9プロセッサシステムとFPGAロジックをシングルチップに搭載しています。
これらのSoCは、ワイヤレス通信、産業用、ビデオ監視、車載および医療機器市場をターゲットとしています。
さらにSoCを使用することで、ユーザーは、消費電力、ボードスペース、性能、およびコストの最適化のために、フィールドプログラマブルなカスタムSoCのバリエーションを作成することができました。
14nm technology
2013年2月、アルテラはインテルとの間で、14nmトライゲート・トランジスタ技術をベースにした将来のFPGA製造に向けて、インテルのファウンドリー・サービスを利用して14nmノードを製造する契約を締結したことを発表。
Intelがアルテラと統合してからほぼ1年後の2016年10月には、Intelの14nm Tri-Gateプロセスを採用したSTRATIX 10が発表された。